One down, two to go..

yeargh.
my battle against time.
untuk VHDL dah settle soalannya, tinggal marking scheme sahaja.
untuk digital dip & bach, aku rasa aku tukar value aje lah from past papers yang aku dah buat.
terpaksa.
dateline terlalu hampir :p
yang paper VHDL tu, sambil risau student-aku-leh-jawab-ke-tak-soklan-yang-aku-bagi-ni, siap jugak paper aku.
ha ha.
Alhamdulillah atas ilham dan idea yang diberi oleh-Nya.